Anasayfa
Giriş yap
Mesaj Sayısı
tarafından SPD yongasy üzerinde, yazymyzyn ilerleyen bölümlerinde daha detayly de?inece?imiz, basky devre üzerindeki bellek yongalaryyla ilgili çe?itli parametreler saklanyr. Bu parametrelerin zamanlamayla ilgili olanlary (örn. CAS gecikmesi), üretimden sonra yapylan perfromans testleri sonucunda modülün kararly olarak çaly?abilece?i en üst performansy gerçekleyecek ?ekilde belirlenir ve SPD üzerine i?lenir. Bellek modülü anakarta yerle?tirildikten sonra, SPD üzerindeki bu parametreler boot esnasynda BIOS tarafyndan okunur ve sistemin bellek kontrolüyle ilgili kysymlary (yonga seti) gerekti?i ?ekilde haberdar edilir, böylece bellekle olan ileti?im sa?lanmy? olur. Bellek modülünün üreticisi olan firmanyn kodu, modülün üretim tarihi, seri numaralry, bellek yongalarynyn kapasiteleri ve eri?imleriyle ilgili bilgiler SPD yongasynda saklanan di?er bilgiler arasynda yer alyr.
Bizi ilgilendiren asyl kysym ise bellek yongalary. Bunlar, typky mikroi?lemciler gibi, kylyflanmy? tümle?ik devreler. Üretim teknolojisi yani transistörlerin minyatürle?tirilmesi bakymyndan bazy durumlarda i?lemcilerden bir nesil önde gidenlerine rastlamak bile mümkün. Yonga üzerinde yer alan ve milyonlarcasynyn bir araya gelerek bellek dizisini olu?turdu?u temel yapy, verinin en temel hali olan bir bitlik veriyi yani ikilik düzendeki 0 veya 1 bilgisini saklamakla sorumlu RAM hücresidir. Bir yongada bu hücreden milyonlarcasy kullanyldy?yndan, tasarym ve üretimde çaly?an mühendisleri me?gul tutan ve para kazanmalaryny sa?layan konularyn ba?ynda bu bellek hücresini en az yer kaplayacak, en az fireyle en verimli ?ekilde üretilebilecek ?ekilde tasarlamak yer alyr.
Bellek yongasynyn nasyl çaly?ty?yny anlamak için önce bu tümdevrenin yapysyny inceleyelim. Elimizde bir bellek dizini var. Bu dizini belli sayyda satyr ve sütünlardan olu?an iki boyutlu bir tablo olarak dü?ünebiliriz. Tablomuzun yapyta?lary ise bahsetti?imiz RAM hücreleri. Bu tablo üzerindeki herhangi bir hücreye eri?mek (yazmak ya da okumak) için o hücrenin tablodaki konumunu, yani, hangi satyr ve sütünun kesi?im noktasynda bulundu?unu vermemiz gerekir. Bu konum bilgisine adres diyoruz. Eri?imi kolayla?tyrmak için genelde bellek tablomuz yonga üzerinde daha küçük alt tablolara bölünmü?tür. Bu alt tablolara banka (bank) deniyor. Günümüzde bellek yongalary genelde 4 bankaly olarak tasarlanyyor. Kysaca, adresimiz satyr ve sütün numaralarynyn yanysyra bir banka numarasyny da içeriyor. Bu sayede bellek yongasy hangi bankanyn kaçyncy satyryndaki kaçyncy sütunundaki hücreye eri?im yapylmak istendi?ini biliyor. Y?lemcilerin belle?e eri?irken kullandy?y en küçük veri birimi tek bir bit yerine 8 bitten olu?an bayt (byte)'tyr. Bu yüzden bellek yongalarynda eri?ilebilen en küçük veri birimi de byte olarak düzenlenmi?tir. Böylece bellek tablomuz satyr, sütun ve banka adres bilgileriyle eri?ilen byte'lardan olu?uyor. Di?er bir deyi?le bir byte'y olu?turan ve tablomuzda yanyana konumlanmy? olan 8 RAM hücresi ayny anda okunuyor ya da yazylyyor. Bu aslynda gerçekte olanyn basitle?tirilmi? hali. Kullandy?ymyz bellek modüllerinde anakarta ba?lantyyy sa?layan veri yolunun geni?li?i göze önüne alyndy?ynda - ki bu DIMMlerde 128 bittir - ayny anda çok sayyda byte okumak mümkün (128bit/8bit=16 byte).
Sanyyorum ki bu noktada bir bankanyn yapysyny ve nasyl i?ledi?ini incelemek yerinde olacaktyr. Bu kysymda günümüzde en popüler olan SDR-RAM ve DDR-RAM bellek tiplerinin temel çaly?ma prensibi olan dinamik RAM nasyl çaly?yr hep birlikte görece?iz. Bahsetti?imiz gibi, banka, esas olarak belli sayyda satyr ve sütunlardan olu?an bir byte tablosu. Bu tablodan byte'larymyzy okumak için satyr ve sütun numarasyny yani adresini vermemiz yeterli. Simdi byte’larymyzy olu?turan bitlerimize yani RAM hücrelerimize döndü?ümüzde nasyl oluyor da bu hücrelerde saklanan veri ile dy?ary dünya arasynda ileti?im sa?lanyyor biraz daha yakyndan bakalym.
RAM hücremizi dy?aryya bir vanayla ba?ly olan bir hazne olarak dü?ünelim. Verimizi yani hücrelerde saklanan 0 veya 1 de?erlerinden birini saklayan bitlerimizi de haznemizin bo? ya da dolu olma durumu olarak, suyu ise yine akty?yny varsayabilece?imiz elektriksel yük yani elektronlar olarak modelleyelim. Buna modele göre, RAM hücrelerimiz, yani küçük su hazneciklerimiz, saklayacaklary veri 0 ise bo?, 1 ise dolu oluyor. Bellek tablomuzda bir sütunda yer alan yani dikey olarak kom?u olan haznelerin tümü ortak bir boruya ba?ly. Her sütunda bulunan bu ortak borunun elektronikteki kar?yly?y bit hatty. Bit hattyna her okuma veya yazma i?leminden önce ayry bir vana üzerinden su dolduruluyor. Buna birazdan daha detayly deyinece?iz. Bu borularyn bir ucunda, borudaki su seviyesini algylayan algy yükselticisi denilen birimler bulunuyor. Eri?im syrasynda, önce adresin gösterdi?i satyrdaki bütün hazneleri bulunduklary sütunlardaki ana boruya ba?layan küçük vanalar ayny anda açylyyor ve tüm satyryn saklady?y veri okunuyor. Syra geliyor bu satyryn hangi sütununun ayyklanaca?yna. Bunun için, bir kysmy satyrla ilgili i?lemlere e? zamanly olarak, adresin gösterdi?i sütun numarasy çözümleniyor, o sütuna ait byte’yn algylayycylaryna algyla komutu veriliyor ve o byte okunmu? oluyor.
Hazne 0 my yoksa 1 mi saklyyor bilmek istedi?imizde, yani hücremizi okumak istedi?imizde, haznemizi bit hattyna ba?layan vanasyny açyyoruz. Haznemiz bo? ise önceden a?zyna kadar suyla dolu olan borudaki (bit hatty) suyun haznemizin alabilece?i kadar kysmy haznemizin içine doluyor ve ana borumuzdaki su biraz eksiliyor. Bit hattymyzyn ucunda yer alan su seviyesi algylayycysy (algy yükselticisi), boru tamamen su doluysa 1, bir hazne kadar su eksilmi?se 0 veriyor. Her sütunun altynda o sütunun ana borusuna ba?ly bir algylayycy yer alyyor. Tekrar okuma i?lemine geri dönersek, haznemiz okuma öncesi haznemiz bo? ise yani 0 saklyyorsa vanasy açyldy?ynda ana borudaki su içine doluyor, ana borudaki su seviyesi dü?üyor ve algylayycymyz 0 veriyor yani hücremizde saklanan veriyi do?ru olarak dy?ary aktaryyor. Haznemiz okuma öncesi zaten dolu ise (1 saklanyyorsa) haznemizin vanasy açyldy?ynda hiçbir su aky?y olmuyor ve algylayycymyz dy?aryya 1 de?erini do?ru olarak iletiyor. Bu noktada önemli bir konuyu açyklamak gerekiyor ki eminim bazy okuyucularymyzyn dikkatinden kaçmamy?tyr. Haznemiz 0 saklyyorsa yani bo?sa, okuma i?leminden sonra içine su doluyor, dolayysyyla içeri?i bozuluyor ve bir anda 1 saklyyormu? durumuna geliyor. Ayny olay 1 saklama durumunda gerçekle?miyor. Peki bu pratikte nasyl engelleniyor? Unutmayalym ki amacymyz hazneyi, içeri?ini bozmadan okuyabilmek. Basit bir fikir olarak, okuma i?leminden sonra algylayycymyzyn algylady?y de?eri hücremize tekrar yazmak aklymyza gelebilir ancak bu performans açysyndan büyük kayyp olur. Dü?ünsenize, 0 olan her bit için her okuma sonrasy bir de yazma i?lemi için bekle. Gerçekte olay çok daha basit: Haznemiz ana borudaki suyun içine akmasyna izin veriyor ancak bu suyu içinde saklamyyor, bunun yerine bir bakyma kanalizasyon diye nitelendirecegimiz çok daha büyük ve bellekteki her hazne tarafyndan payla?ylan ba?ka bir hazneye ba?ka bir kanalla bo?altyyor. Hücremizi kanalizasyona ba?layan kanal yine bir vana tarafyndan kontrol ediliyor. Haznemiz doluyken, kendi içindeki bir geri beslemeyle bu vana kapaly tutuluyor ve böylece hazneden kanalizasyona su kaçy?y engelleniyor. Hazne bo?ken ise bu vana açylyyor. Bu kanalizasyonun elektronikteki kar?yly?y toprak. Böylece bo?sa yine bo? kalarak ama yapmasy gerekti?i gibi ba?ly oldu?u sütunun bit hattyndaki yani ana borusundaki suyun seviyesini azaltarak saklady?y verinin algylayycy tarafyndan do?ru olarak algylanmasyny sa?lyyor.
Okuma i?lemini biraz olsun açykly?a kavu?turduktan sonra bakalym yazma i?lemi nasyl gerçekle?iyor. Yazma i?leminde amacymyz haznemizin içeri?ini gereken durumlarda de?i?tirmek. Gereken durumlardan kastetti?imiz, hücremize yazmak istedi?imiz de?er, hücremizin hali hazyrda saklady?yyla aynyysa, herhangi bir de?i?ikli?e gerek olmamasy. Mekanizma, okumayla hemen hemen ayny. Yazma i?lemi öncesi typky okumada oldu?u gibi sütuna ait ana boru suyla dolduruluyor. Bunun yapylma sebebi, önceden gerçekle?mi? bir yazma veya okuma i?lemi nedeniyle ana borudaki su seviyesinde azalma olduysa bu eksi?i tamamlamak, çünkü gördü?ümüz gibi bu temel çaly?ma prensiplerinden birisi. Yazma i?lemi syrasynda istenilen hücrenin (haznenin) vanasy açylyyor ve yazmak istedi?imiz verinin 0 ya da 1 olmasyna göre algylayycylaryn bulundu?u ucundan ya haznenin ba?ly bulundu?u sütundaki ana borudan yüksek basynçla su emiliyor (0) ya da boruya yüksek basynçta su basylyyor (1). Haznemiz bo?sa vanasy açylynca bir ucundan zaten ana borudan su emildi?i için yine bo? kalyyor, içine su dolmuyor. Ayny ?ekilde haznemiz doluysa ve 1 yazylmak isteniyorsa boruya basynçly bir ?ekilde su basyldy?y için haznemiz yazma i?lemi syrasynda yine dolu kalyyor. Öte yandan, haznemiz bo? ise ve 1 yazylacaksa, yani dolmasy isteniyorsa, vanasy açyldy?ynda ana borudaki basynçly su, hücrenin kanalizasyona olan su aky?yny bastyrarak dolmasyny sa?lyyor ve hazne dolunca da geri besleme mekanizmasyya kanalizasyona açylan vana kapanyyor, haznemiz dolu kalyyor ve böylece saklady?y yeni veri 1 olarak de?i?mi? oluyor. Benzer ?ekilde, haznemiz dolu ise ve 0 yazylmak yani bo?altylmak isteniyorsa, yazma i?lemi syrasynda borunun ucundan basynçla su emiliyor, haznemizin vanasy açyldy?ynda emme gücüyle dolu olan haznemizdeki su da ana boruya çekilerek emiliyor. Hazne bo?aldy?ynda kanalizasyona olan ba?lanty da bo?alma i?lemine destek olarak açylyyor ve i?lem sonunda ana boruya ba?lanty vanasy kapandy?ymnda hücremiz bo? olarak yeni verisi olan 0'y saklamy? oluyor.
Bir seviye üste çykty?ymyzda, bankalaryn ortak bir veri hattyna birarada ba?lanmasyyla ana bellek tablomuzun olu?tu?unu görürüz. Bellek tablosunun yanynda, adreste gösterilen banka numarasyny çözen, yongayy gerekti?inde güç tasarrufu gibi nedenlerle kapatyp açylmasyny, belirli komutlaryn çaly?tyrylmasyny kontrol eden kontrol yazmaçlary (mode register) ve saat sinyalinin alynyp bankalara da?ytylmasyny sa?layan sürücü devreleri bellek yongasyny olu?turur.
Kavramlar ve Parametreler
Tekrar su benzetmesinden elektronlaryn dünyasyna dönecek olursak, bazy kavramlary anlamyzyn kolayla?ty?yny görece?iz.
PRECHARGE: Bu kelimeyi ço?umuz duymu?uzdur. Özellikle BIOS'ta RAM'lerle ilgili parametrelerle oynayyp bellek modüllerinden son performans damlasyny sykarak çykartmaya çaly?anlarymyz RAS-to-Precharge Delay gibi terimlerle kar?yla?my?tyr. PRECHARGE'yn kar?yly?y, sütunlara ait ana borularyn okuma ve yazma öncesinde doldurulmasydyr. Gerçekte benzetmemizdeki borular yerine metal hatlary su yerine elektronlarla yani elektriksel yükle doldurdu?umuz için 'PRE-CHARGE' yani 'ÖN YÜKLEME' terimi kullanylmy?tyr.
CAS: Di?er bir parametre olan ve CAS diye tabir edilen Column Access Strobe yani Sütun Eri?im Darbesi de ayny mekanizmayla kolayca açyklanabilir. Okuma syrasynda hücremiz sütuna ait borudan su emerek borudaki su seviyesini azaltmaya çaly?yrken, seviyedeki bu azalma, hücremizin boyutlary önceden belirtti?imiz az yer kaplamasy amacyyla küçük tasarlanmasy sonucu hücremizi ana boruya ba?layan vananyn bulundu?u hat dar oldu?u ve hücremizin emi? gücü de boyutlaryyla orantyly olarak dü?ük oldu?undan, yava? gerçekle?mektedir. Dolayysyyla ana borudaki su seviyesi algylayycynyn bu azalmayy alglylayabilece?i seviyeye ula?masy ve algylma i?leminin ba?latylabilmesi için belli bir süre beklenilmesi gerekiyor. Ayny zamanda adreste belirtilen sütun numarasynyn da çözümlenmesi bankadaki sütun sayysyna ba?ly olarak zaman alyyor. Y?te bu süreye CAS gecikmesi (CAS Latency - kysaca CL) deniyor. Bu gecikme genellikle belle?i kontrol eden ana saat sinyalinin periyodu cinsinden verilir. Örne?in, CL=2 demek okuma ba?ladyktan yani haznenin vanasy açyldyktan itibaren algylama komutu verilinceye kadar 2 saat periyodu süresince beklemek gerekiyor. Dolayysyyla CL de?eri büyük olan bellekler, daha uzun beklemeleri gerekti?inden daha yava? çaly?yrlar.
RAS: Adreste belirtilen satyr numarasynyn çözümlenmesi ve belle?imizde o satyrda yer alan bütün hücrelere ait vanalaryn açylabilmesi için beklenmesi gereken süreye RAS (Row Access Strobe) yani Satyr Eri?im Darbesi deniyor. RAS da CAS gibi saat periyodu cinsinden belirtiliyor. Dolayysyyla RAS'y küçük lan bellekler daha hyzly oluyorlar.
RAS-TO-CAS DELAY: Eri?im syrasynda, bildi?imiz gibi, önce bankadaki ilgili satyr okunmaya ba?lyyor, bit hattyny temsil eden borudaki su yani yük seviyesi ilgili hazneler tarafyndan algylanabilir seviyeye çekilene kadar bekleniyor, ardyndan ilgili sütun belirleniyor ve o sütuna ait algylayycylara ‘algyla’ komutu veriliyor. Y?te satyrdaki haznelerin açylmasyndan bit hatlaryndaki yük miktarynyn (gerilim olarak ta dü?ünebiliriz) algylanabilir seviyeye ula?masyna kadar beklenilmesi gereken süreye RAS-TO-CAS DELAY (Satyr Eri?im Darbesi-Sütun Eri?im Darbesine Arasy Gecikme) deniyor. Anla?ylaca?y üzere bu parametre ne kadar dü?ük olursa bellek o kadar hyzly demektir. Di?er parametreler gibi bu da saat i?aretinin periyodu cinsinden ifade edilir.
RAS-TO-PRECHARGE DELAY: Bildi?imiz gibi her okuma ve yazma i?lemi 'öncesinde', di?er bir baky?la, (her yazma ve okuma öncesi ba?ka okuma ve yazma i?lemleri gerçekle?ti?i dü?ünüldü?ünde) 'sonrasynda' sütunlara ait ana hatlar suyla dolduruyor yani PRECHARGE ediliyor. E?er bu i?lem, herhangi bir okuma ve yazma i?lemi syrasynda açylan ve hazneleri sütuna ait boruya ba?layan vanalar kapanmadan yapylyrsa aynen 1 yazma i?leminde oldu?u gibi yüksek basynçla bo? olan hazneyi bo?altabilir ve verinin bozulmasyna neden olabilir. Bunu engellemek ve vanalar açykken PRECHARGE i?lemine ba?lamayy engellemek için belli bir süre beklenmesi gerekiyor. Bu da elbette takip eden okuma ve yazma i?lemlerine ba?lamayy geciktirerek (unutmayalym ki borularyn eri?im öncesi tamamen dolu olmasy gerekiyor) performansy azaltyyor. Bu gecikme de saat periyodu cinsinden ifade ediliyor ve küçük bir sayy olmasy hyzly bellek oldu?una i?aret ediyor.
SAAT FREKANSI: Önceden tanymlady?ymyz CAS, RAS gibi gecikme süreleri i?te bu ana saat sinyalinin periyodu cinsinden belirtiliyor.
PERYYOD=1/FREKANS
e?itli?ine göre, saatin frekansy ne kadar yüksekse periyodu o kadar kysa oluyor, dolayysyyla CAS gibi saat periyodu cinsinden ifade edilen bekleme süreleri kysaltylmy? oluyor. Bu süre belle?in kaldyrabilece?inden fazla kysaltylyrsa, önceden belirtildi?i gibi, veri kayyplary oluyor, bellek hataly çaly?yyor ve sonuçta PC'ler ya boot etmiyor ya da etse dahi çaly?ma syrasynda beklenmedik kilitlenmelere yol açyyor. Kysaca, RAS ve CAS gibi, birimi zaman olan parametreler saat frekansyyla do?rudan etkileniyor. Mesela, 133 MHz saat frekansynda CAS=2'de çaly?abilen bir bellek 166 MHZ'de ancak CAS=2.5 ya da 3'te çaly?abiliyor. Ydeal olany, belle?in yüksek saat frekanslarynda ve dü?ük CAS, RAS gibi parametrelerle çaly?abiliyor olmasy.
Saat i?areti basitçe bir kare dalga biçiminde; periyodun yary süresi aralyklarla periyodik olarak bir yükseliyor, bir dü?üyor. Saat i?aretinin de?i?ti?i bu bölgelere dü?en ve yükselen kenarlar deniyor. Saat frekansynyn belirledi?i aralyklarla gelen bu kenarlar, yonga üzerindeki bellek bankalarynyn ve di?er devrelerin e? zamanly olarak (senkronize bir ?ekilde) çaly?masyny sa?lar. Örne?in sütunlarda yer alan algy yükselticilerine 'algyla' komutu ya da okunmak istenen veriyi bankalardan alarak yonganyn dy?yna süren sürücülere 'sür' komutu bu kenarlar aracyly?yyla verilir. SDR belleklerde komutlar yükselen kenarlarda verilirken DDR belleklerde bu hem yükselen hem de dü?en kenarlarda gerçekle?ir. Bu sayede, DDR belleklerdeki veri çyky?y SDR'laryn teorik olarak iki katydyr çünkü bir saat periyodu içinde iki kere (hem yükselen hem dü?en kenarda) veri çyky?y olur.
ADDITIVE LATENCY: 'Ekli Gecikme' denilen ve sadece DDR-II tipi bellekler için geçerli olan bu gecikme süresi CAS'in üzerine ekleniyor ve CAS'i arttyrma yani belle?i yava?latma etkisi yapyyor. Elbette ki istenilen bu de?erin dü?ük olmasy. DDR-II bellekleri henüz PC'lerde sistem RAM'i olarak görmeye ba?lamadyysak ta bir süredir ekran kartlarynda kullanylmaktalar. Ama sizleri ?imdiden bu tip parametreleri BIOS'larda görmeye hazyrlayalym diye dü?ündük.
BURST ve BURST LENGTH: Burst kelimesinim tam Türkçe kar?yly?yny bulmak zor ancak illa da yakyn sayylabilecek bir terim bulalym dersek sanyyorum Ardy?yl Veri Aktarymy diye nitelendirmek yerinde olur. Eri?im syrasynda biliyoruz ki bankadaki bütün satyr ayny anda okunuyor ya da yazylyyor. Y?te bu noktada BURST kavramy devreye giriyor: Ayny satyrdaki kom?u byte’lar, veri yolunun elverdi?i ölçüde, saat i?aretinin birbirini takip eden ilgili kenarlarynda ardy syra dy?aryya sürülüyor ya da içeri alynyyor. Okunmak ya da yazylmak istenilen veri bellekte ayny satyrda yer alyyorsa, bu ?ekilde CAS ve RAS gecikmelerini beklemeksizin ardy?yl konumdaki veri grubu, bellek yongasy ve anakart arasynda hyzlyca ta?ynabiliyor. Burst olayynyn ardy?yl olarak kaç saat periyodu sürece?i ya da di?er bir deyi?le ne kadar verinin burst yoluyla ta?ynaca?yny belirten parametre ise BURST LENGTH (Burst Uzunlu?u). Verinin ardy?yl konumda oldu?u durumlarda burst uzunlu?unun büyük tutulmasy performansy arttyryr ancak tersine bir durumda yani verini bellek tablosu içinde farkly satyrlara da?yldy?y (bir bakyma sabit sürücülerdeki fragmente olma durumu gibi) burst az da olsa performansy olumsuz etkileyen bir etken olarak kar?ymyza çykabilir. Sanyyoruz ki en akyllycasy, BURST uzunlu?unu orta bir seviyede tutmak olacaktyr.
BESLEME GERYLYMY: Y?lemci ve bellek, daha genel haliyle her yonga, çaly?abilmesi için bir besleme gerilimine ihtiyaç duyar. Besleme gerilimi, suyu, vanalary ve borulary kullandy?ymyz benzetmemizde suyun kaynaklaryndaki (emme ya da basma) aky? hyzyna ya da bir bakyma basyncyna denk gelir. Su ne kadar basynçlyysa bit hatlarynda gerçekle?en precharge ve hazneye olan su aky?y o derece hyzly gerçekle?ir dolayysyyla bellek belli bir görevi daha hyzly yerine getirir, beklemesi gereken süreler kysalyr ve böylece ya ayny saat frekansynda daha küçük RAS,CAS v.s. de?erleriyle ya da ayny RAS, CAS de?erleriyle daha yüksek saat frekanslarynda çaly?maya devam edebilir. Overclock’la u?ra?anlarymyz bilir ki i?lemcileri yüksek frekanslarda çaly?tyrmanyn en etkili yolu besleme gerilimini arttyrmaktyr. Bu konuya overclocking hakkynda bilinmeyenleri açyklamaya çaly?ty?ymyz makalemizde detayly olarak deyinmi?tik. Bellek yongalary da i?lemciler gibi birer tümdevre olduklaryndan ayny prensiplere tabidirler ve dolayysyyla besleme geriliminin arttyrylmasy bellek yongalarynyn ayny i?i daha kysa sürede tamamlamalaryna yardymcy olaca?yndan daha yüksek saat frekanslarynda çaly?malaryna imkan tanyyacaktyr.
Çe?itli bellek türleri için normalde gereken besleme gerilimi ?u degerleri almaktadyr:
RAM Türü Besleme Gerilimi
SDRAM 3.3 Volt
DDR-I RAM 2.5 Volt
RD-RAM 2.5 veya 1.8 Volt
DDR-II RAM 1.8 Volt
Voltaj seviyelerinin yeni nesillerde giderek dü?mesine ra?men performansyn artmasy çeli?kisinin yanyty, üretim teknolojileri geli?tikçe küçülen transistörlerin ayny hyzda çaly?abilmeleri için daha az gerilimle beslenmeye ihtiyaç duymalarynda ve bellek mimarilerindeki ilerlemelerde yatmaktadyr.
Kontrol ve Veri Y?aretleri
Syra, bellek modülümüze ait giri? ve çyky? i?aretlerini incelemeye geldi. Modül (örne?in DIMM) anakarta üzerindeki belli sayyda i?neden olu?an bir port aracyly?yyla ba?lanyyor. DIMM’lerde 168 i?ne varken bu sayy SIMM’ler için 144. Bu i?nelerin her birinin ta?ydy?y elektriksel i?aretler, modül üzerindeki sinyal hatlary üzerinden bellek yongalarynyn i?nelerine ta?ynyyor. Bu i?aretler, besleme ve toprak gerilimlerinin yanysyra adres ve veri i?aretlerini, saat i?aretini, bellek yongalaryny kontrol eden komutlary ta?yyan i?aretleri ve de modül üzerindeki SPD yongasyndan gelen verileri içeriyor. ?imdi bu i?aretlere ve ne
anlam ta?ydyklaryna bakalym.
ADRES Y?ARETLERY: Adres i?aretleri, anla?ylaca?y üzere, adres bilgilerini bellek yongalaryn ta?ymaktan sorumlu. Bilgisayar dünyasynda, i?aret, daha büyük bir bütünün parçasyysa ( mesela bir byte’yn) genellikle bit kelimesiyle anylyr. Bu sebeple, bu bölümde oldu?u üzere, yeri geldi?inde i?aret yerine bit kelimesini kullanaca?yz. Tekrar hatyrlayalym: Bir i?aret ya da bir bit, mantyktaki 0 ya da 1 mantyk de?erlerinden birini ta?yr. Adresimizi bir bütün olarak ele alyrsak, adresi olu?turan her i?arete adres biti dememiz daha do?ru olacaktyr. Adresi olu?turan bit sayysy belle?in kapasitesine göre de?i?ik de?erler alyr. Her bir bit, 0 ya da 1 olmak üzere iki de?eri temsil edebiliyorsa, birlikte kullanyldyklarynda:
Bit Sayysy Temsil Edilen De?er Sayysy Temsil edilen de?erler
1-bit 2^1 = 2 0,1
2-bit 2x2 = 2^2 = 4 0,1,2,3
3-bit 2x2x2 = 2^3 = 8 0,1,2,3,4,5,6,7
4-bit 2x2x2x2=2^4 = 16 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15
... ... ...
N-bit 2x2x2x...x2 (N tane)=2^N 0,1,2,3,4,...,(2^N-1)
farkly de?eri temsil edebilir. Buna göre, adresimizin, belle?imizdeki 2 byte’yn yanyana gelemesiyle yani 16-bit’ten olu?an çift-byte’lary i?aret ya da temsil etti?ini varsayarsak ve toplam kaç çift-byte’ymyz oldu?unu bilirsek, kaç tane adres bitine ihtiyaç duydu?umuzu kolayca bulabiliriz. Örne?in, belle?imiz 256 Mega Byte (MB) ise, yani 256/2=128 Mega Çift-Byte ise ve 1 Mega’nyn 2^20 (2 üzeri 20) demek oldu?unu biliyorsak, belle?imizde 128*(2^20)=2^27 adet çift-byte var bulundu?unu söyleyebiliriz. Yukarydaki tablomuza göre N sayysynyn yerine 27 geliyor, dolayysyyla adresimiz 27 bitten meydana geliyor. Bu 27 bitin bir kysmy bankalary, bir kysmy bankalardaki satyrlary, bir kysmy da bankalardaki sütunlary adreslemek için kullanylyyor. Pratik bir bilgi olarak bellek yongalarynyn genellikle 4 banka olarak tasarlandy?y dü?ünülürse ve 4=2^2 oldu?una göre bankalary adreslemek için 2 bit gerekti?i hesaplanabilir. Geriye kalan 25 bit satyr ve sütun adreslemesi için kullanylyyor. Varsayalym ki her banka, 8192 (=2^13) satyrdan ve 512 (2^9) sütundan olu?uyor. Bu demek oluyor ki 13 bit satyr adreslemesi, 9 bit de sütun adreslemesi için ayrylmy? durumda. Buraya kadar 2 + 13 + 9 = 24 bit kullanylmy? durumda ve elimizde 3 bit kaldy. Bu üç bit ise bize modülümüz üzerinde 2^3=8 adet bellek yongasy bulundu?u bilgisini veriyor.
VERY Y?ARETLERY: Veri i?aretleri, daha do?rusu veri bitleri, bellek yongalarynyn adres bitleriyle gösterilen hücrelerine yazylyr ya da bu hücrelerden okunur. Yukarydaki örne?imize kaldy?ymyz yerden devam edecek olursak, her bir bellek yongasy, 24 bitin kullanylmasyyla adreslenen 16-bitlik çift-byte bilgisini dy?ary veriyor ya da dy?arydan alyyor ve de elimizdeki 8 yonga bir araya gelerek 8*16-bit=128-bit’lik veriyi modülün 144 bitlik portunun bir parçasy olarak olu?turuyor.
KOMUT Y?ARETLERY: Bellek yongalary, çe?itli amaçlar için belirlenmi? belli komutlary i?leme yetene?ine sahipler. Sadece adresi alyp veriyi okutan ya da yazan yongalar de?iller. Bu komutlaryn belli ba?ly olanlaryna burda kysaca de?inmek konumuzun bütünlü?ü açysyndan sanyryz yararly olacaktyr.
NOP (No OPeration=Etkisiz Komut): Yonganyn herhangi bir i?lem yapmadan beklemesi gereken durumlarda verileblecek yeni komutlaryn yonga tarafyndan i?lem syrasyna alynmasy engellenir. Komut syrasynda i?lem görmekte olan di?er komutlar etkilenmeden tamamlanyr.
DESELECT (Seçmeyi Byrak): Bu komutla i?lem halindeki bellek yongasynyn seçilmesi durdurulur, yonga askyya alynyr ve ba?ka yeni komut kabul etmeyece?i bir konuma getirilir. Komut syrasynda i?lem görmekte olan di?er komutlar etkilenmeden tamamlanyr. Y?levsel olarak NOP komutuna benzer.
ACTIVE (Aktive Et): Adreste belirtlen bankayy seç ve ilgili satyry aktif hale geçir.
READ (Oku): Adreslenen banka ve sütun seçilir, ardy?yl okuma (burst read) ba?latylyr.
WRITE (Yaz): Adreslenen banka ve sütun seçilir, ardy?yl yazma (burst write) ba?latylyr.
PRECHARGE (Ön Yükleme): Bit hatlarynyn (borularyn) okuma ve yazma öncesi tamamen yüklenmesini (suyla doldurulmasyny) hatyrlayalym. Bu i?lem sonrasynda bir ya da daha fazla bankadaki adreslenen ve i?leme alynmak üzere olan satyr iptal edilmi? oluyor.
AUTO PRECHARGE (Otomatik Ön Yükleme): Ayryca bir Precharge komutu vermeye gerek kalmaksyzyn otomatik olarak ve belli aralyklarla bit hatlarynyn ön yüklemesinin yapylmasyny sa?lar.
BURST TERMINATE (Burst Bitir): Devam etmekte olan bir ardy?yl (burst) okuma ya da yazma i?lemi, belirtilmi? olan burst uzunlu?unun tamalanmasy beklenmeden iptal edilir.
SELF-REFRESH ya da AUTO-REFRESH (Kendini Tazele): Modül güç tasarrufu modundaysa ve herhangi bir saat sinyali verilmese bile saklady?y verinin kaybolmadan korunnmasini sa?lar. Autorefresh ise belli aralyklarla saklanylan verinin otomatik olarak tazelenmesini sa?lar ama farkly olarak bir saat i?aretine ihtiyaç duyar.
LOAD MODE REGISTER (Mod Yazmacyny Yükle): Yongayla ilgili bilgilerin ve komutlarla ili?kili verilerin (burst uzunlu?u ya da kendini otomatik tazeleme araly?y gibi) mod yazmacyna yüklenmemesi için kullanylyr.
Bant Geni?li?i
Bant geni?li?i, bilgisayar dünyasynda çok syk sözü geçen bir kavram. Yonga setlerinde, ekran kartlarynda, i?lemcilerde, internet ba?lantylarynda, kysaca verinin ta?yndy?y her ortamda bu kavram geçerlidir. Tanymlamak gerekirse, bant geni?li?, bir ortamda verinin ne kadar hyzly ta?yndy?ynyn ölçüsüdür. Kysaca, birim zamanda ta?ynan veri miktarydyr. Bu tanymy belleklere uygulayacak olursak, bellek modülümüzle anakart arasynda belli bir süre içerisinde ne kadar veri aly?veri?i gerçekle?ebiliyor sorusunun cevaby bant geni?li?idir.
Önceden bahsetti?imiz gibi, DIMM’ler, anakarta 168 bitlik bir port üzerinden ba?ly ve bunun 128 biti veri için ayrylmy? durumda. SDR bellekleri ele alyrsak, saat i?aretinin her yükselen kenarynda modül ve anakart arasynda 128 bitlik veri transferi oldu?u ve modülün saat frekansynyn birimi olan Hertz (Hz)’in aslynda bir saniye içinde kaç saat periyodu sy?dy?yny bize söyledi?i dü?ünülürse, saat frekansyyla 128-bit’i çarpty?ymyzda, bir saniyede (birim zamanda) kaç bit (ne kadar veri) ta?yndy?y kolayca hesaplanyr ve bu da bize bit/saniye cinsinden bant geni?li?ini verecektir. Mesela, belle?imizin saat frekansy 166 MHz (Mega Hertz) olsun. Bu durumda SDR belle?imizin bant geni?li?i :
128bit * 166MHz = 21248000000 bit/saniye
= 2656000000 byte/saniye
=2.47 Giga Byte/saniye (GB/s)
olarak hesaplanabilir.
DDR belleklerimizde ise veri transferi saatin sadece yükselen de?il ayny zamanda dü?en kenarynda da gerçekle?ti?i ve dolayysyyla ayny sürede iki kat daha fazla bilgi ta?ynabildi?i için bant geni?li?i 2.47 * 2 = 4.94 GB/s olarak hesaplanabilir.
Bizi ilgilendiren asyl kysym ise bellek yongalary. Bunlar, typky mikroi?lemciler gibi, kylyflanmy? tümle?ik devreler. Üretim teknolojisi yani transistörlerin minyatürle?tirilmesi bakymyndan bazy durumlarda i?lemcilerden bir nesil önde gidenlerine rastlamak bile mümkün. Yonga üzerinde yer alan ve milyonlarcasynyn bir araya gelerek bellek dizisini olu?turdu?u temel yapy, verinin en temel hali olan bir bitlik veriyi yani ikilik düzendeki 0 veya 1 bilgisini saklamakla sorumlu RAM hücresidir. Bir yongada bu hücreden milyonlarcasy kullanyldy?yndan, tasarym ve üretimde çaly?an mühendisleri me?gul tutan ve para kazanmalaryny sa?layan konularyn ba?ynda bu bellek hücresini en az yer kaplayacak, en az fireyle en verimli ?ekilde üretilebilecek ?ekilde tasarlamak yer alyr.
Bellek yongasynyn nasyl çaly?ty?yny anlamak için önce bu tümdevrenin yapysyny inceleyelim. Elimizde bir bellek dizini var. Bu dizini belli sayyda satyr ve sütünlardan olu?an iki boyutlu bir tablo olarak dü?ünebiliriz. Tablomuzun yapyta?lary ise bahsetti?imiz RAM hücreleri. Bu tablo üzerindeki herhangi bir hücreye eri?mek (yazmak ya da okumak) için o hücrenin tablodaki konumunu, yani, hangi satyr ve sütünun kesi?im noktasynda bulundu?unu vermemiz gerekir. Bu konum bilgisine adres diyoruz. Eri?imi kolayla?tyrmak için genelde bellek tablomuz yonga üzerinde daha küçük alt tablolara bölünmü?tür. Bu alt tablolara banka (bank) deniyor. Günümüzde bellek yongalary genelde 4 bankaly olarak tasarlanyyor. Kysaca, adresimiz satyr ve sütün numaralarynyn yanysyra bir banka numarasyny da içeriyor. Bu sayede bellek yongasy hangi bankanyn kaçyncy satyryndaki kaçyncy sütunundaki hücreye eri?im yapylmak istendi?ini biliyor. Y?lemcilerin belle?e eri?irken kullandy?y en küçük veri birimi tek bir bit yerine 8 bitten olu?an bayt (byte)'tyr. Bu yüzden bellek yongalarynda eri?ilebilen en küçük veri birimi de byte olarak düzenlenmi?tir. Böylece bellek tablomuz satyr, sütun ve banka adres bilgileriyle eri?ilen byte'lardan olu?uyor. Di?er bir deyi?le bir byte'y olu?turan ve tablomuzda yanyana konumlanmy? olan 8 RAM hücresi ayny anda okunuyor ya da yazylyyor. Bu aslynda gerçekte olanyn basitle?tirilmi? hali. Kullandy?ymyz bellek modüllerinde anakarta ba?lantyyy sa?layan veri yolunun geni?li?i göze önüne alyndy?ynda - ki bu DIMMlerde 128 bittir - ayny anda çok sayyda byte okumak mümkün (128bit/8bit=16 byte).
Sanyyorum ki bu noktada bir bankanyn yapysyny ve nasyl i?ledi?ini incelemek yerinde olacaktyr. Bu kysymda günümüzde en popüler olan SDR-RAM ve DDR-RAM bellek tiplerinin temel çaly?ma prensibi olan dinamik RAM nasyl çaly?yr hep birlikte görece?iz. Bahsetti?imiz gibi, banka, esas olarak belli sayyda satyr ve sütunlardan olu?an bir byte tablosu. Bu tablodan byte'larymyzy okumak için satyr ve sütun numarasyny yani adresini vermemiz yeterli. Simdi byte’larymyzy olu?turan bitlerimize yani RAM hücrelerimize döndü?ümüzde nasyl oluyor da bu hücrelerde saklanan veri ile dy?ary dünya arasynda ileti?im sa?lanyyor biraz daha yakyndan bakalym.
RAM hücremizi dy?aryya bir vanayla ba?ly olan bir hazne olarak dü?ünelim. Verimizi yani hücrelerde saklanan 0 veya 1 de?erlerinden birini saklayan bitlerimizi de haznemizin bo? ya da dolu olma durumu olarak, suyu ise yine akty?yny varsayabilece?imiz elektriksel yük yani elektronlar olarak modelleyelim. Buna modele göre, RAM hücrelerimiz, yani küçük su hazneciklerimiz, saklayacaklary veri 0 ise bo?, 1 ise dolu oluyor. Bellek tablomuzda bir sütunda yer alan yani dikey olarak kom?u olan haznelerin tümü ortak bir boruya ba?ly. Her sütunda bulunan bu ortak borunun elektronikteki kar?yly?y bit hatty. Bit hattyna her okuma veya yazma i?leminden önce ayry bir vana üzerinden su dolduruluyor. Buna birazdan daha detayly deyinece?iz. Bu borularyn bir ucunda, borudaki su seviyesini algylayan algy yükselticisi denilen birimler bulunuyor. Eri?im syrasynda, önce adresin gösterdi?i satyrdaki bütün hazneleri bulunduklary sütunlardaki ana boruya ba?layan küçük vanalar ayny anda açylyyor ve tüm satyryn saklady?y veri okunuyor. Syra geliyor bu satyryn hangi sütununun ayyklanaca?yna. Bunun için, bir kysmy satyrla ilgili i?lemlere e? zamanly olarak, adresin gösterdi?i sütun numarasy çözümleniyor, o sütuna ait byte’yn algylayycylaryna algyla komutu veriliyor ve o byte okunmu? oluyor.
Hazne 0 my yoksa 1 mi saklyyor bilmek istedi?imizde, yani hücremizi okumak istedi?imizde, haznemizi bit hattyna ba?layan vanasyny açyyoruz. Haznemiz bo? ise önceden a?zyna kadar suyla dolu olan borudaki (bit hatty) suyun haznemizin alabilece?i kadar kysmy haznemizin içine doluyor ve ana borumuzdaki su biraz eksiliyor. Bit hattymyzyn ucunda yer alan su seviyesi algylayycysy (algy yükselticisi), boru tamamen su doluysa 1, bir hazne kadar su eksilmi?se 0 veriyor. Her sütunun altynda o sütunun ana borusuna ba?ly bir algylayycy yer alyyor. Tekrar okuma i?lemine geri dönersek, haznemiz okuma öncesi haznemiz bo? ise yani 0 saklyyorsa vanasy açyldy?ynda ana borudaki su içine doluyor, ana borudaki su seviyesi dü?üyor ve algylayycymyz 0 veriyor yani hücremizde saklanan veriyi do?ru olarak dy?ary aktaryyor. Haznemiz okuma öncesi zaten dolu ise (1 saklanyyorsa) haznemizin vanasy açyldy?ynda hiçbir su aky?y olmuyor ve algylayycymyz dy?aryya 1 de?erini do?ru olarak iletiyor. Bu noktada önemli bir konuyu açyklamak gerekiyor ki eminim bazy okuyucularymyzyn dikkatinden kaçmamy?tyr. Haznemiz 0 saklyyorsa yani bo?sa, okuma i?leminden sonra içine su doluyor, dolayysyyla içeri?i bozuluyor ve bir anda 1 saklyyormu? durumuna geliyor. Ayny olay 1 saklama durumunda gerçekle?miyor. Peki bu pratikte nasyl engelleniyor? Unutmayalym ki amacymyz hazneyi, içeri?ini bozmadan okuyabilmek. Basit bir fikir olarak, okuma i?leminden sonra algylayycymyzyn algylady?y de?eri hücremize tekrar yazmak aklymyza gelebilir ancak bu performans açysyndan büyük kayyp olur. Dü?ünsenize, 0 olan her bit için her okuma sonrasy bir de yazma i?lemi için bekle. Gerçekte olay çok daha basit: Haznemiz ana borudaki suyun içine akmasyna izin veriyor ancak bu suyu içinde saklamyyor, bunun yerine bir bakyma kanalizasyon diye nitelendirecegimiz çok daha büyük ve bellekteki her hazne tarafyndan payla?ylan ba?ka bir hazneye ba?ka bir kanalla bo?altyyor. Hücremizi kanalizasyona ba?layan kanal yine bir vana tarafyndan kontrol ediliyor. Haznemiz doluyken, kendi içindeki bir geri beslemeyle bu vana kapaly tutuluyor ve böylece hazneden kanalizasyona su kaçy?y engelleniyor. Hazne bo?ken ise bu vana açylyyor. Bu kanalizasyonun elektronikteki kar?yly?y toprak. Böylece bo?sa yine bo? kalarak ama yapmasy gerekti?i gibi ba?ly oldu?u sütunun bit hattyndaki yani ana borusundaki suyun seviyesini azaltarak saklady?y verinin algylayycy tarafyndan do?ru olarak algylanmasyny sa?lyyor.
Okuma i?lemini biraz olsun açykly?a kavu?turduktan sonra bakalym yazma i?lemi nasyl gerçekle?iyor. Yazma i?leminde amacymyz haznemizin içeri?ini gereken durumlarda de?i?tirmek. Gereken durumlardan kastetti?imiz, hücremize yazmak istedi?imiz de?er, hücremizin hali hazyrda saklady?yyla aynyysa, herhangi bir de?i?ikli?e gerek olmamasy. Mekanizma, okumayla hemen hemen ayny. Yazma i?lemi öncesi typky okumada oldu?u gibi sütuna ait ana boru suyla dolduruluyor. Bunun yapylma sebebi, önceden gerçekle?mi? bir yazma veya okuma i?lemi nedeniyle ana borudaki su seviyesinde azalma olduysa bu eksi?i tamamlamak, çünkü gördü?ümüz gibi bu temel çaly?ma prensiplerinden birisi. Yazma i?lemi syrasynda istenilen hücrenin (haznenin) vanasy açylyyor ve yazmak istedi?imiz verinin 0 ya da 1 olmasyna göre algylayycylaryn bulundu?u ucundan ya haznenin ba?ly bulundu?u sütundaki ana borudan yüksek basynçla su emiliyor (0) ya da boruya yüksek basynçta su basylyyor (1). Haznemiz bo?sa vanasy açylynca bir ucundan zaten ana borudan su emildi?i için yine bo? kalyyor, içine su dolmuyor. Ayny ?ekilde haznemiz doluysa ve 1 yazylmak isteniyorsa boruya basynçly bir ?ekilde su basyldy?y için haznemiz yazma i?lemi syrasynda yine dolu kalyyor. Öte yandan, haznemiz bo? ise ve 1 yazylacaksa, yani dolmasy isteniyorsa, vanasy açyldy?ynda ana borudaki basynçly su, hücrenin kanalizasyona olan su aky?yny bastyrarak dolmasyny sa?lyyor ve hazne dolunca da geri besleme mekanizmasyya kanalizasyona açylan vana kapanyyor, haznemiz dolu kalyyor ve böylece saklady?y yeni veri 1 olarak de?i?mi? oluyor. Benzer ?ekilde, haznemiz dolu ise ve 0 yazylmak yani bo?altylmak isteniyorsa, yazma i?lemi syrasynda borunun ucundan basynçla su emiliyor, haznemizin vanasy açyldy?ynda emme gücüyle dolu olan haznemizdeki su da ana boruya çekilerek emiliyor. Hazne bo?aldy?ynda kanalizasyona olan ba?lanty da bo?alma i?lemine destek olarak açylyyor ve i?lem sonunda ana boruya ba?lanty vanasy kapandy?ymnda hücremiz bo? olarak yeni verisi olan 0'y saklamy? oluyor.
Bir seviye üste çykty?ymyzda, bankalaryn ortak bir veri hattyna birarada ba?lanmasyyla ana bellek tablomuzun olu?tu?unu görürüz. Bellek tablosunun yanynda, adreste gösterilen banka numarasyny çözen, yongayy gerekti?inde güç tasarrufu gibi nedenlerle kapatyp açylmasyny, belirli komutlaryn çaly?tyrylmasyny kontrol eden kontrol yazmaçlary (mode register) ve saat sinyalinin alynyp bankalara da?ytylmasyny sa?layan sürücü devreleri bellek yongasyny olu?turur.
Kavramlar ve Parametreler
Tekrar su benzetmesinden elektronlaryn dünyasyna dönecek olursak, bazy kavramlary anlamyzyn kolayla?ty?yny görece?iz.
PRECHARGE: Bu kelimeyi ço?umuz duymu?uzdur. Özellikle BIOS'ta RAM'lerle ilgili parametrelerle oynayyp bellek modüllerinden son performans damlasyny sykarak çykartmaya çaly?anlarymyz RAS-to-Precharge Delay gibi terimlerle kar?yla?my?tyr. PRECHARGE'yn kar?yly?y, sütunlara ait ana borularyn okuma ve yazma öncesinde doldurulmasydyr. Gerçekte benzetmemizdeki borular yerine metal hatlary su yerine elektronlarla yani elektriksel yükle doldurdu?umuz için 'PRE-CHARGE' yani 'ÖN YÜKLEME' terimi kullanylmy?tyr.
CAS: Di?er bir parametre olan ve CAS diye tabir edilen Column Access Strobe yani Sütun Eri?im Darbesi de ayny mekanizmayla kolayca açyklanabilir. Okuma syrasynda hücremiz sütuna ait borudan su emerek borudaki su seviyesini azaltmaya çaly?yrken, seviyedeki bu azalma, hücremizin boyutlary önceden belirtti?imiz az yer kaplamasy amacyyla küçük tasarlanmasy sonucu hücremizi ana boruya ba?layan vananyn bulundu?u hat dar oldu?u ve hücremizin emi? gücü de boyutlaryyla orantyly olarak dü?ük oldu?undan, yava? gerçekle?mektedir. Dolayysyyla ana borudaki su seviyesi algylayycynyn bu azalmayy alglylayabilece?i seviyeye ula?masy ve algylma i?leminin ba?latylabilmesi için belli bir süre beklenilmesi gerekiyor. Ayny zamanda adreste belirtilen sütun numarasynyn da çözümlenmesi bankadaki sütun sayysyna ba?ly olarak zaman alyyor. Y?te bu süreye CAS gecikmesi (CAS Latency - kysaca CL) deniyor. Bu gecikme genellikle belle?i kontrol eden ana saat sinyalinin periyodu cinsinden verilir. Örne?in, CL=2 demek okuma ba?ladyktan yani haznenin vanasy açyldyktan itibaren algylama komutu verilinceye kadar 2 saat periyodu süresince beklemek gerekiyor. Dolayysyyla CL de?eri büyük olan bellekler, daha uzun beklemeleri gerekti?inden daha yava? çaly?yrlar.
RAS: Adreste belirtilen satyr numarasynyn çözümlenmesi ve belle?imizde o satyrda yer alan bütün hücrelere ait vanalaryn açylabilmesi için beklenmesi gereken süreye RAS (Row Access Strobe) yani Satyr Eri?im Darbesi deniyor. RAS da CAS gibi saat periyodu cinsinden belirtiliyor. Dolayysyyla RAS'y küçük lan bellekler daha hyzly oluyorlar.
RAS-TO-CAS DELAY: Eri?im syrasynda, bildi?imiz gibi, önce bankadaki ilgili satyr okunmaya ba?lyyor, bit hattyny temsil eden borudaki su yani yük seviyesi ilgili hazneler tarafyndan algylanabilir seviyeye çekilene kadar bekleniyor, ardyndan ilgili sütun belirleniyor ve o sütuna ait algylayycylara ‘algyla’ komutu veriliyor. Y?te satyrdaki haznelerin açylmasyndan bit hatlaryndaki yük miktarynyn (gerilim olarak ta dü?ünebiliriz) algylanabilir seviyeye ula?masyna kadar beklenilmesi gereken süreye RAS-TO-CAS DELAY (Satyr Eri?im Darbesi-Sütun Eri?im Darbesine Arasy Gecikme) deniyor. Anla?ylaca?y üzere bu parametre ne kadar dü?ük olursa bellek o kadar hyzly demektir. Di?er parametreler gibi bu da saat i?aretinin periyodu cinsinden ifade edilir.
RAS-TO-PRECHARGE DELAY: Bildi?imiz gibi her okuma ve yazma i?lemi 'öncesinde', di?er bir baky?la, (her yazma ve okuma öncesi ba?ka okuma ve yazma i?lemleri gerçekle?ti?i dü?ünüldü?ünde) 'sonrasynda' sütunlara ait ana hatlar suyla dolduruyor yani PRECHARGE ediliyor. E?er bu i?lem, herhangi bir okuma ve yazma i?lemi syrasynda açylan ve hazneleri sütuna ait boruya ba?layan vanalar kapanmadan yapylyrsa aynen 1 yazma i?leminde oldu?u gibi yüksek basynçla bo? olan hazneyi bo?altabilir ve verinin bozulmasyna neden olabilir. Bunu engellemek ve vanalar açykken PRECHARGE i?lemine ba?lamayy engellemek için belli bir süre beklenmesi gerekiyor. Bu da elbette takip eden okuma ve yazma i?lemlerine ba?lamayy geciktirerek (unutmayalym ki borularyn eri?im öncesi tamamen dolu olmasy gerekiyor) performansy azaltyyor. Bu gecikme de saat periyodu cinsinden ifade ediliyor ve küçük bir sayy olmasy hyzly bellek oldu?una i?aret ediyor.
SAAT FREKANSI: Önceden tanymlady?ymyz CAS, RAS gibi gecikme süreleri i?te bu ana saat sinyalinin periyodu cinsinden belirtiliyor.
PERYYOD=1/FREKANS
e?itli?ine göre, saatin frekansy ne kadar yüksekse periyodu o kadar kysa oluyor, dolayysyyla CAS gibi saat periyodu cinsinden ifade edilen bekleme süreleri kysaltylmy? oluyor. Bu süre belle?in kaldyrabilece?inden fazla kysaltylyrsa, önceden belirtildi?i gibi, veri kayyplary oluyor, bellek hataly çaly?yyor ve sonuçta PC'ler ya boot etmiyor ya da etse dahi çaly?ma syrasynda beklenmedik kilitlenmelere yol açyyor. Kysaca, RAS ve CAS gibi, birimi zaman olan parametreler saat frekansyyla do?rudan etkileniyor. Mesela, 133 MHz saat frekansynda CAS=2'de çaly?abilen bir bellek 166 MHZ'de ancak CAS=2.5 ya da 3'te çaly?abiliyor. Ydeal olany, belle?in yüksek saat frekanslarynda ve dü?ük CAS, RAS gibi parametrelerle çaly?abiliyor olmasy.
Saat i?areti basitçe bir kare dalga biçiminde; periyodun yary süresi aralyklarla periyodik olarak bir yükseliyor, bir dü?üyor. Saat i?aretinin de?i?ti?i bu bölgelere dü?en ve yükselen kenarlar deniyor. Saat frekansynyn belirledi?i aralyklarla gelen bu kenarlar, yonga üzerindeki bellek bankalarynyn ve di?er devrelerin e? zamanly olarak (senkronize bir ?ekilde) çaly?masyny sa?lar. Örne?in sütunlarda yer alan algy yükselticilerine 'algyla' komutu ya da okunmak istenen veriyi bankalardan alarak yonganyn dy?yna süren sürücülere 'sür' komutu bu kenarlar aracyly?yyla verilir. SDR belleklerde komutlar yükselen kenarlarda verilirken DDR belleklerde bu hem yükselen hem de dü?en kenarlarda gerçekle?ir. Bu sayede, DDR belleklerdeki veri çyky?y SDR'laryn teorik olarak iki katydyr çünkü bir saat periyodu içinde iki kere (hem yükselen hem dü?en kenarda) veri çyky?y olur.
ADDITIVE LATENCY: 'Ekli Gecikme' denilen ve sadece DDR-II tipi bellekler için geçerli olan bu gecikme süresi CAS'in üzerine ekleniyor ve CAS'i arttyrma yani belle?i yava?latma etkisi yapyyor. Elbette ki istenilen bu de?erin dü?ük olmasy. DDR-II bellekleri henüz PC'lerde sistem RAM'i olarak görmeye ba?lamadyysak ta bir süredir ekran kartlarynda kullanylmaktalar. Ama sizleri ?imdiden bu tip parametreleri BIOS'larda görmeye hazyrlayalym diye dü?ündük.
BURST ve BURST LENGTH: Burst kelimesinim tam Türkçe kar?yly?yny bulmak zor ancak illa da yakyn sayylabilecek bir terim bulalym dersek sanyyorum Ardy?yl Veri Aktarymy diye nitelendirmek yerinde olur. Eri?im syrasynda biliyoruz ki bankadaki bütün satyr ayny anda okunuyor ya da yazylyyor. Y?te bu noktada BURST kavramy devreye giriyor: Ayny satyrdaki kom?u byte’lar, veri yolunun elverdi?i ölçüde, saat i?aretinin birbirini takip eden ilgili kenarlarynda ardy syra dy?aryya sürülüyor ya da içeri alynyyor. Okunmak ya da yazylmak istenilen veri bellekte ayny satyrda yer alyyorsa, bu ?ekilde CAS ve RAS gecikmelerini beklemeksizin ardy?yl konumdaki veri grubu, bellek yongasy ve anakart arasynda hyzlyca ta?ynabiliyor. Burst olayynyn ardy?yl olarak kaç saat periyodu sürece?i ya da di?er bir deyi?le ne kadar verinin burst yoluyla ta?ynaca?yny belirten parametre ise BURST LENGTH (Burst Uzunlu?u). Verinin ardy?yl konumda oldu?u durumlarda burst uzunlu?unun büyük tutulmasy performansy arttyryr ancak tersine bir durumda yani verini bellek tablosu içinde farkly satyrlara da?yldy?y (bir bakyma sabit sürücülerdeki fragmente olma durumu gibi) burst az da olsa performansy olumsuz etkileyen bir etken olarak kar?ymyza çykabilir. Sanyyoruz ki en akyllycasy, BURST uzunlu?unu orta bir seviyede tutmak olacaktyr.
BESLEME GERYLYMY: Y?lemci ve bellek, daha genel haliyle her yonga, çaly?abilmesi için bir besleme gerilimine ihtiyaç duyar. Besleme gerilimi, suyu, vanalary ve borulary kullandy?ymyz benzetmemizde suyun kaynaklaryndaki (emme ya da basma) aky? hyzyna ya da bir bakyma basyncyna denk gelir. Su ne kadar basynçlyysa bit hatlarynda gerçekle?en precharge ve hazneye olan su aky?y o derece hyzly gerçekle?ir dolayysyyla bellek belli bir görevi daha hyzly yerine getirir, beklemesi gereken süreler kysalyr ve böylece ya ayny saat frekansynda daha küçük RAS,CAS v.s. de?erleriyle ya da ayny RAS, CAS de?erleriyle daha yüksek saat frekanslarynda çaly?maya devam edebilir. Overclock’la u?ra?anlarymyz bilir ki i?lemcileri yüksek frekanslarda çaly?tyrmanyn en etkili yolu besleme gerilimini arttyrmaktyr. Bu konuya overclocking hakkynda bilinmeyenleri açyklamaya çaly?ty?ymyz makalemizde detayly olarak deyinmi?tik. Bellek yongalary da i?lemciler gibi birer tümdevre olduklaryndan ayny prensiplere tabidirler ve dolayysyyla besleme geriliminin arttyrylmasy bellek yongalarynyn ayny i?i daha kysa sürede tamamlamalaryna yardymcy olaca?yndan daha yüksek saat frekanslarynda çaly?malaryna imkan tanyyacaktyr.
Çe?itli bellek türleri için normalde gereken besleme gerilimi ?u degerleri almaktadyr:
RAM Türü Besleme Gerilimi
SDRAM 3.3 Volt
DDR-I RAM 2.5 Volt
RD-RAM 2.5 veya 1.8 Volt
DDR-II RAM 1.8 Volt
Voltaj seviyelerinin yeni nesillerde giderek dü?mesine ra?men performansyn artmasy çeli?kisinin yanyty, üretim teknolojileri geli?tikçe küçülen transistörlerin ayny hyzda çaly?abilmeleri için daha az gerilimle beslenmeye ihtiyaç duymalarynda ve bellek mimarilerindeki ilerlemelerde yatmaktadyr.
Kontrol ve Veri Y?aretleri
Syra, bellek modülümüze ait giri? ve çyky? i?aretlerini incelemeye geldi. Modül (örne?in DIMM) anakarta üzerindeki belli sayyda i?neden olu?an bir port aracyly?yyla ba?lanyyor. DIMM’lerde 168 i?ne varken bu sayy SIMM’ler için 144. Bu i?nelerin her birinin ta?ydy?y elektriksel i?aretler, modül üzerindeki sinyal hatlary üzerinden bellek yongalarynyn i?nelerine ta?ynyyor. Bu i?aretler, besleme ve toprak gerilimlerinin yanysyra adres ve veri i?aretlerini, saat i?aretini, bellek yongalaryny kontrol eden komutlary ta?yyan i?aretleri ve de modül üzerindeki SPD yongasyndan gelen verileri içeriyor. ?imdi bu i?aretlere ve ne
anlam ta?ydyklaryna bakalym.
ADRES Y?ARETLERY: Adres i?aretleri, anla?ylaca?y üzere, adres bilgilerini bellek yongalaryn ta?ymaktan sorumlu. Bilgisayar dünyasynda, i?aret, daha büyük bir bütünün parçasyysa ( mesela bir byte’yn) genellikle bit kelimesiyle anylyr. Bu sebeple, bu bölümde oldu?u üzere, yeri geldi?inde i?aret yerine bit kelimesini kullanaca?yz. Tekrar hatyrlayalym: Bir i?aret ya da bir bit, mantyktaki 0 ya da 1 mantyk de?erlerinden birini ta?yr. Adresimizi bir bütün olarak ele alyrsak, adresi olu?turan her i?arete adres biti dememiz daha do?ru olacaktyr. Adresi olu?turan bit sayysy belle?in kapasitesine göre de?i?ik de?erler alyr. Her bir bit, 0 ya da 1 olmak üzere iki de?eri temsil edebiliyorsa, birlikte kullanyldyklarynda:
Bit Sayysy Temsil Edilen De?er Sayysy Temsil edilen de?erler
1-bit 2^1 = 2 0,1
2-bit 2x2 = 2^2 = 4 0,1,2,3
3-bit 2x2x2 = 2^3 = 8 0,1,2,3,4,5,6,7
4-bit 2x2x2x2=2^4 = 16 0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15
... ... ...
N-bit 2x2x2x...x2 (N tane)=2^N 0,1,2,3,4,...,(2^N-1)
farkly de?eri temsil edebilir. Buna göre, adresimizin, belle?imizdeki 2 byte’yn yanyana gelemesiyle yani 16-bit’ten olu?an çift-byte’lary i?aret ya da temsil etti?ini varsayarsak ve toplam kaç çift-byte’ymyz oldu?unu bilirsek, kaç tane adres bitine ihtiyaç duydu?umuzu kolayca bulabiliriz. Örne?in, belle?imiz 256 Mega Byte (MB) ise, yani 256/2=128 Mega Çift-Byte ise ve 1 Mega’nyn 2^20 (2 üzeri 20) demek oldu?unu biliyorsak, belle?imizde 128*(2^20)=2^27 adet çift-byte var bulundu?unu söyleyebiliriz. Yukarydaki tablomuza göre N sayysynyn yerine 27 geliyor, dolayysyyla adresimiz 27 bitten meydana geliyor. Bu 27 bitin bir kysmy bankalary, bir kysmy bankalardaki satyrlary, bir kysmy da bankalardaki sütunlary adreslemek için kullanylyyor. Pratik bir bilgi olarak bellek yongalarynyn genellikle 4 banka olarak tasarlandy?y dü?ünülürse ve 4=2^2 oldu?una göre bankalary adreslemek için 2 bit gerekti?i hesaplanabilir. Geriye kalan 25 bit satyr ve sütun adreslemesi için kullanylyyor. Varsayalym ki her banka, 8192 (=2^13) satyrdan ve 512 (2^9) sütundan olu?uyor. Bu demek oluyor ki 13 bit satyr adreslemesi, 9 bit de sütun adreslemesi için ayrylmy? durumda. Buraya kadar 2 + 13 + 9 = 24 bit kullanylmy? durumda ve elimizde 3 bit kaldy. Bu üç bit ise bize modülümüz üzerinde 2^3=8 adet bellek yongasy bulundu?u bilgisini veriyor.
VERY Y?ARETLERY: Veri i?aretleri, daha do?rusu veri bitleri, bellek yongalarynyn adres bitleriyle gösterilen hücrelerine yazylyr ya da bu hücrelerden okunur. Yukarydaki örne?imize kaldy?ymyz yerden devam edecek olursak, her bir bellek yongasy, 24 bitin kullanylmasyyla adreslenen 16-bitlik çift-byte bilgisini dy?ary veriyor ya da dy?arydan alyyor ve de elimizdeki 8 yonga bir araya gelerek 8*16-bit=128-bit’lik veriyi modülün 144 bitlik portunun bir parçasy olarak olu?turuyor.
KOMUT Y?ARETLERY: Bellek yongalary, çe?itli amaçlar için belirlenmi? belli komutlary i?leme yetene?ine sahipler. Sadece adresi alyp veriyi okutan ya da yazan yongalar de?iller. Bu komutlaryn belli ba?ly olanlaryna burda kysaca de?inmek konumuzun bütünlü?ü açysyndan sanyryz yararly olacaktyr.
NOP (No OPeration=Etkisiz Komut): Yonganyn herhangi bir i?lem yapmadan beklemesi gereken durumlarda verileblecek yeni komutlaryn yonga tarafyndan i?lem syrasyna alynmasy engellenir. Komut syrasynda i?lem görmekte olan di?er komutlar etkilenmeden tamamlanyr.
DESELECT (Seçmeyi Byrak): Bu komutla i?lem halindeki bellek yongasynyn seçilmesi durdurulur, yonga askyya alynyr ve ba?ka yeni komut kabul etmeyece?i bir konuma getirilir. Komut syrasynda i?lem görmekte olan di?er komutlar etkilenmeden tamamlanyr. Y?levsel olarak NOP komutuna benzer.
ACTIVE (Aktive Et): Adreste belirtlen bankayy seç ve ilgili satyry aktif hale geçir.
READ (Oku): Adreslenen banka ve sütun seçilir, ardy?yl okuma (burst read) ba?latylyr.
WRITE (Yaz): Adreslenen banka ve sütun seçilir, ardy?yl yazma (burst write) ba?latylyr.
PRECHARGE (Ön Yükleme): Bit hatlarynyn (borularyn) okuma ve yazma öncesi tamamen yüklenmesini (suyla doldurulmasyny) hatyrlayalym. Bu i?lem sonrasynda bir ya da daha fazla bankadaki adreslenen ve i?leme alynmak üzere olan satyr iptal edilmi? oluyor.
AUTO PRECHARGE (Otomatik Ön Yükleme): Ayryca bir Precharge komutu vermeye gerek kalmaksyzyn otomatik olarak ve belli aralyklarla bit hatlarynyn ön yüklemesinin yapylmasyny sa?lar.
BURST TERMINATE (Burst Bitir): Devam etmekte olan bir ardy?yl (burst) okuma ya da yazma i?lemi, belirtilmi? olan burst uzunlu?unun tamalanmasy beklenmeden iptal edilir.
SELF-REFRESH ya da AUTO-REFRESH (Kendini Tazele): Modül güç tasarrufu modundaysa ve herhangi bir saat sinyali verilmese bile saklady?y verinin kaybolmadan korunnmasini sa?lar. Autorefresh ise belli aralyklarla saklanylan verinin otomatik olarak tazelenmesini sa?lar ama farkly olarak bir saat i?aretine ihtiyaç duyar.
LOAD MODE REGISTER (Mod Yazmacyny Yükle): Yongayla ilgili bilgilerin ve komutlarla ili?kili verilerin (burst uzunlu?u ya da kendini otomatik tazeleme araly?y gibi) mod yazmacyna yüklenmemesi için kullanylyr.
Bant Geni?li?i
Bant geni?li?i, bilgisayar dünyasynda çok syk sözü geçen bir kavram. Yonga setlerinde, ekran kartlarynda, i?lemcilerde, internet ba?lantylarynda, kysaca verinin ta?yndy?y her ortamda bu kavram geçerlidir. Tanymlamak gerekirse, bant geni?li?, bir ortamda verinin ne kadar hyzly ta?yndy?ynyn ölçüsüdür. Kysaca, birim zamanda ta?ynan veri miktarydyr. Bu tanymy belleklere uygulayacak olursak, bellek modülümüzle anakart arasynda belli bir süre içerisinde ne kadar veri aly?veri?i gerçekle?ebiliyor sorusunun cevaby bant geni?li?idir.
Önceden bahsetti?imiz gibi, DIMM’ler, anakarta 168 bitlik bir port üzerinden ba?ly ve bunun 128 biti veri için ayrylmy? durumda. SDR bellekleri ele alyrsak, saat i?aretinin her yükselen kenarynda modül ve anakart arasynda 128 bitlik veri transferi oldu?u ve modülün saat frekansynyn birimi olan Hertz (Hz)’in aslynda bir saniye içinde kaç saat periyodu sy?dy?yny bize söyledi?i dü?ünülürse, saat frekansyyla 128-bit’i çarpty?ymyzda, bir saniyede (birim zamanda) kaç bit (ne kadar veri) ta?yndy?y kolayca hesaplanyr ve bu da bize bit/saniye cinsinden bant geni?li?ini verecektir. Mesela, belle?imizin saat frekansy 166 MHz (Mega Hertz) olsun. Bu durumda SDR belle?imizin bant geni?li?i :
128bit * 166MHz = 21248000000 bit/saniye
= 2656000000 byte/saniye
=2.47 Giga Byte/saniye (GB/s)
olarak hesaplanabilir.
DDR belleklerimizde ise veri transferi saatin sadece yükselen de?il ayny zamanda dü?en kenarynda da gerçekle?ti?i ve dolayysyyla ayny sürede iki kat daha fazla bilgi ta?ynabildi?i için bant geni?li?i 2.47 * 2 = 4.94 GB/s olarak hesaplanabilir.